verilog 문법 썸네일형 리스트형 [FPGA] Combinational Logic과 기초 Verilog 문법 익히기 (1) 1. Combinational logic이란? 입력이 변경되었을 때 바로 출력값이 변하는 회로입니다. 실제로는 약간의 지연(delay) 후에 출력이 변합니다. Combinational Logic은 AND, OR, NOT 등의 논리 게이트로 구성됩니다. 실무에서 주로 사용되는 논리 게이트는 다음과 같습니다.논리 게이트동작Verilog 기호비고AND모든 입력이 1일 때만 1.A & B OR하나의 입력만 1이어도 1.A | B NOT1->0, 0->1~A XOR홀수 개의 입력만 1이면 1.A ^ B NANDNot ANDA ~& B가장 많이 사용.NORNot ORA ~| B XNORNot XORA ~^ B Combinational logic의 특징 중 하나는, 바로 "Time-independent"하다는 .. 더보기 이전 1 다음
