full adder 썸네일형 리스트형 [FPGA] Combinational Logic과 기초 Verilog 문법 익히기 (3) 이번 포스팅에서는 기본적인 Combinational Logic들을 살펴보도록 하겠습니다. 총 5개의 로직들이 있습니다. 함께 알아보시죠! 1. Half AdderSchematicTruth Table 첫 번째로 살펴볼 회로는 "Half Adder(반가산기)"입니다. Half Adder는 1비트 이진수 두 개를 더한 합(Sum, S)과 자리올림 수(Carry, C)를 구하는 회로입니다. Truth Table로 유도한 논리식과, 이에 따른 로직은 왼쪽 그림 Schematic과 같습니다. 2. Full AdderSchematicTruth Table 두 번째로 살펴볼 회로는 "Full Adder(전가산기)"입니다. Full Adder는 자리올림수 입력(Cin), 1비트 이진수 두 개를 입력받아 총 3.. 더보기 이전 1 다음
